想要将您的多通道数据采集系统同步至15GHz？
　　TI新的参考设计
　　用于DSO、雷达和5G无线测试仪的多通道JESD204B 15GHz时钟参考设计
　　帮您完成所有设想！

　　诸如数字示波器(DSO)，相控阵雷达和5G无线测试仪等，大多数高级系统需要多个包括高速（每秒千兆样本）模数转换器(ADC)和数模转换器(DAC)的同步信号链。JESD204B接口简化了使用相位同步器件时钟同步多通道系统的过程，和数据转换器（ADC和DAC）和现场可编程门阵列(FPGA)的系统参考(SYSREF)。TI的新参考设计——用于DSO、雷达和5G无线测试仪的多通道JESD204B 15GHz时钟参考设计，实现了整个模拟信号链的要求、设置和系统性能。
　　时钟参考设计采用了TI最新的宽带锁相环（PLL），集成压控振荡器LMX2594和LMK04828抖动清洁器。此设计使用LMX2594和LMK61E2可编程振荡器的组合产生多通道、高性能（低相位噪声）时钟。
　　对多通道系统，该设计有以下几个优点：
　　JESD204B双通道器件时钟频率高达15GHz。
　　多通道时钟时间偏差小于10ps，如图1所示。
　　该设计的时钟板可以使用FPGA夹层卡（FMC）适配器板与现有的TI高速ADC和DAC评估模块（EVM）接口。

　　图1：在3GHz频率中测量多通道时钟偏移

　　当与采用2.7GSPS采样频率运行的12位宽带ADC12DJ3200搭配使用时，时钟参考设计还可演示精确且时间稳定的同步系统。在“让您的时钟同步”硬件设置视频中，ADC12DJ3200EVM 的板载时钟由参考设计生成的时钟替代，如图2所示。图3显示了测量的通道间偏移。

　　图2：通道间偏斜测量设置

　　图 3：测量两个通道的通道间偏移和频谱

　　时钟参考设计提供高性能、多通道JESD204B时钟，具有更好的相位噪声，可用于低确定性延迟、多通道系统中。在配置参考设计时钟和ADC12DJ3200 EVM以实现多通道操作时，可以在997MHz输入信号下实现大于10ps的通道间偏移和大于54dBFs的信噪比。

　　在五月TI工业月中，
　　我们也为大家带来了
　　测试与测量相关领域的主题直播：
　　“新一代高效率小体积电池充放电设备电路设计”，
　　助您了解更多高密度电池测试设备的
　　集成电路和参考设计。